

Von abstrakten Architekturtemplates zur hardwarenahen Architekturexploration

Matthias Winter, Peter Pirsch

Institut für Mikroelektronische Systeme
Fachgebiet Architekturen und Systeme
Universität Hannover
Appelstrasse 4
30167 Hannover
winter@ims.uni-hannover.de
pirsch@ims.uni-hannover.de

Ständig wachsende technologische Möglichkeiten werden von immer komplexer werdenden Verfahren der multimedialen Datenverarbeitung begleitet. Zusätzlich ist der Markt beherrscht von extrem kurzen Innovationszyklen der Produkte und sich ständig im Fluss befindlichen Multimedia-Standards. Entsprechend sehen sich Systementwickler, die diese Verfahren effizient auf echtzeitfähigen Systemen implementieren, einer stetig wachsenden Designkomplexität gegenüber. Um die geforderte Flexibilität der Systeme effizient zur Verfügung stellen zu können, werden zunehmend programmierbare Lösungen eingesetzt, die an die Anforderungen der jeweiligen Applikation angepasst werden. Entwurfsmethodiken bzw. Designflows, die sich dadurch auszeichnen, dass sie die Designkomplexität, mit der der menschliche Designer konfrontiert ist, reduzieren, und in kurzer Zeit Design-Prototypen zur Verfügung stellen können, die die zukünftige System-Performance abschätzbar machen, sind daher ein zukunftsweisendes Forschungsgebiet.

Der Beitrag skizziert eine Entwurfsmethodik, die auf einem abstrakten Architekturmodell der Architekturbeschreibungssprache (ADL) EXPRESSION aufsetzt. Während auf Basis dieser Modellierungsansatzes bereits zyklengenaue funktionale Architekturmodelle für retargierbare Compilertechnologien und Simulationsgeneratoren realisiert werden können, sind bisher hardwarenahe Architekturmetriken wie z.B. Hardwarekosten und Verlustleistung nur unzureichend ableitbar, da diese Informationen aufgrund es hohen Abstraktionsgrads quasi nicht oder nur unzureichend zur Verfügung stehen. Der vorgestellte Ansatz stellt eine Methodik dar, diese Lücke im ADL-gestützten Designflow zu schließen, indem aus generischen Modul-Templates quasi bausteinartig eine simulierbare hardwarenahe Gesamtarchitektur aufgebaut wird. Die generierten Simulationsmodule sind extensiv hierarchisch aufgebaut und können dabei sowohl funktional als auch strukturell simuliert sowie mit Hardwareparametern assoziiert werden.