Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren

Dieser Beitrag befaßt sich mit der Integration dynamisch rekonfigurierbarer Architekturen als Funktionseinheiten in RISC Prozessoren mit Befehls-Pipeline. Dabei wird insbesondere auf die Organisation der Konfigurationsdaten sowie die Kontrolle des eigentlichen Rekonfigurationsprozesses eingegangen. Es wird eine Architektur vorgeschlagen, welche leicht in eine Vielzahl von Prozessorarchitekturen integriert werden kann, ohne Änderungen an der Pipelinesteuerung vornehmen zu müssen.

Pionteck, Thilo; Stiefmeier, Thomas; Staake, Thorsten; Kabulepa, Lukusa D.; Glesner, Manfred (2004): Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren. ARCS 2004 – Organic and pervasive computing. Bonn: Gesellschaft für Informatik e.V.. PISSN: 1617-5468. ISBN: 3-88579-370-9. pp. 155-164. Regular Research Papers. Augsburg. March 26, 2004

Sammlungen

P041 - ARCS 2004 - Organic and Pervasive Computing

Komplettanzeige

Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren

Volltext URI

Dokumententyp

Dateien

Zusatzinformation

Datum

Autor:innen

Zeitschriftentitel

ISSN der Zeitschrift

Bandtitel

Quelle

Verlag

Zusammenfassung

Beschreibung

Schlagwörter

Zitierform

DOI

Tags

Sammlungen