

Besonderheiten der Rechenautomaten D1, D2, D4a

Joachim Scholz

Gerokestraße 40 14/02
01307 Dresden

0 Vorbemerkungen

In den fünfziger Jahren des vorigen Jahrhunderts entwarf der Mathematiker N. J. LEHMANN an der Technischen Hochschule Dresden drei programmgesteuerte elektronische Rechenautomaten, kümmerte sich – zuweilen bis ins Detail – um Konstruktion, Bau und Inbetriebnahme und fortan um ihren Einsatz in der studentischen Ausbildung und auch für Auftragsrechnungen. Er gilt damit als Pionier der elektronischen Rechentechnik in der DDR.

Anstoß zur Beschäftigung mit diesem Thema gab ein Bericht über den amerikanischen Riesenautomaten ENIAC im Jahre 1948, der Überlegungen, Untersuchungen und erste Entwicklungen zum Bau eines programmgesteuerten elektronischen Rechenautomaten anregte, der einerseits den Erfordernissen der angewandt orientierten Mathematik der TH Dresden genügen konnte und andererseits im Rahmen der personellen und materiell technischen Bedingungen möglich schien. Wenn überhaupt, konnte es sich nur um einen „Klein“-Rechenautomaten handeln.

Bei der Konstruktion des ersten Automaten, wie auch bei der des zweiten, waren folgende Gesichtspunkte maßgebend:

1. bei möglichst geringem elektronischen Aufwand relativ hohe Rechenleistung,
2. einprägsames Befehlssystem und an das Formelbild der Rechenprozesse angepasste Programmierung,
3. unkomplizierte Bedienung,
4. übersichtliche Vermittlung der Resultate.

Ein Hauptproblem war, einen technologisch beherrschbaren, sicheren und preisgünstigen Speicher für Daten und Programme zu finden. Die Informationsspeicherung auf bewegten magnetisierbaren Schichten war an der TH Dresden schon früher untersucht worden. Erfolgreiche Experimente mit hohen Schichtgeschwindigkeiten und dem dann notwendigen Abstand der Magnetköpfe führten zur Entwicklung des Magnettrommelspeichers mit der speichernden Magnetschicht auf der Mantelfläche eines schnellrotierenden Zy-

linders. Die Speicherfläche ist in Spuren und diese wieder logisch in Sektoren (Zellen) gegliedert. Eine durch Spurnummer und Sektornummer gekennzeichnete Zelle ist der adressierbare, zyklisch zugängliche Speicherplatz. Mit der Magnettrommel war der Speicher für die Automaten D1, D2, D4a gefunden. Er war Hauptspeicher für Daten und Programme, wurde beim D2 mit Blick auf Verkürzung der Zugriffszeit hierarchisch gegliedert und im D4a sogar in die Ausführung arithmetischer Operationen direkt einbezogen. Mit Ausnahme der unbedingt statischen Register wurden alle anderen prozessor-internen Register als Umlaufregister auf der Trommel realisiert. Eine „Taktspur“ mit regelmäßigen, möglichst dichten Magnetisierungswechseln bestimmt die Arbeitstaktfrequenz der Automaten. Weitere Taktspuren können eine Nullstellung der Trommel signalisieren oder andere Steuersignale vermitteln. Beim D4a ist erstmals jeder Spur des Hauptspeichers ein Magnetkopf zugeordnet, während in den Automaten D1 und D2 aus Gründen der Einsparung von Magnetköpfen und Auswahlelektronik ein Magnetkopf für 8 Hauptspeicherspuren zuständig ist. 16 Magnetköpfe werden für den Spurwechsel auf Schaltschlitten mittels Digitalmagneten längs einer Mantellinie des Trommelzylinders verschoben.

Für praktische Experimente gab es an der TH Dresden nur geringe Möglichkeiten. Es gelang aber, im Funkwerk Dresden einen Industriepartner für Experimente größeren Umfangs und den späteren Bau des ersten elektronischen Rechenautomaten D1 zu finden. 1950 wurde offiziell eine Forschungsgruppe unter Leitung von N. J. LEHMANN gegründet. Zwei Jahre später waren Entwurf, organisatorische Struktur und logische Konstruktion des D1 an der TH Dresden erarbeitet und abgeschlossen. Im Funkwerk Dresden wurden zwei Maschinen gebaut. 1955/56 wurde ein Exemplar in einem Zimmer des gerade erst fertiggestellten Willersbaus aufgestellt, vervollständigt und in Betrieb genommen, der andere blieb beim Industriepartner. Als Baumaterial dienten unter anderem Restbestände der Wehrmacht, die zum Teil schon als Schrott abgeschrieben waren.

In guter Anpassung an die Funktion des Trommelspeichers und im Hinblick auf geringen elektronischen Aufwand arbeiten die Rechner nach dem Serienprinzip, bei dem die Ziffern der Zahlen nacheinander gelesen, verarbeitet und wieder gespeichert werden. Für die interne Darstellung und Verarbeitung sind Dualzahlen vorteilhaft. Für die Umwandlung vom Dezimalsystem ins Dualsystem und zurück sind Rechenstrukturen in Verbindung mit Registern erforderlich, die im Rechenwerk vorhanden sind oder zusätzlich eingerichtet werden. Weiter kennzeichnend für die drei Automaten ist das Einadreßbefehlssystem. In linearen Programmstücken ist häufig das Resultat der Ausführung eines Befehls Operand des nächsten. Dann ist es zeitsparend, das Resultat in einem Register im Prozessor – häufig als Akkumulator AC bezeichnet – zu halten und nicht in den Trommelspeicher zu schaffen, um es im nächsten Befehl gleich wieder als ersten Operand zu holen. Der Transfer zwischen AC und Speicher wird durch besondere Transportbefehle realisiert. Wenn zudem logisch aufeinanderfolgende Befehle oder Befehlsgruppen in aufeinanderfolgend nummerierten Zellen gespeichert werden, reicht für den Zugriff ein einfacher Zählvorgang in einem Befehlszählregister BZ. Programmverzweigungen oder Abweichungen von der linearen Ordnung erfordern dann allerdings sprunghafte Änderungen des BZ-Inhaltes, die durch Sprungbefehle bewirkt werden. AC und BZ sind als Umlaufregister realisiert, beim D4a sind es die einzigen Umlaufregister.

1 Kurzbeschreibung des Rechenautomaten D1

- Serienmaschine, modifiziertes Einadreßbefehlssystem, Magnettrommelspeicher mit 100 U/s,
- 20 cm Trommeldurchmesser, 130 Spuren, gegliedert in jeweils 16 Sektoren a 72 Bits,
- Impulsfolgefrequenz: 115 kHz,
- Speicherkapazität: 2048 Zellen Hauptspeicher, 32 Zellen Konstantenspeicher,
- Dualzahlen in Festkommaform:
 - Zahlenlänge 68 Bits (entspricht etwa 20 Dezimalstellen) mit 20 Bits vor dem Komma, 48 Bits nach dem Komma, zusätzlich 4 Sonderbits,
 - 3 Befehle a 24 Bits in einer Zelle,
 - elektronischer und elektrischer Schaltungsaufwand:
 - ca. 750 Röhren, ca. 1000 Selengleichrichter, ca. 100 Relais,
 - Betriebsarten: Handsteuerung, automatischer Betrieb,
 - Eingabe über Tastatur oder Filmlochbandleser,
 - Ausgabe über 2 Schreibmaschinen mit Druckschemasteuerung oder Filmlochbandstanzer.

Die Besonderheiten aber liegen in Organisation und Struktur des Prozessors. Befehlssystem und Prozessorstruktur beim Automaten D1 (später auch bei D2) waren vorrangig auf die Ausführung der Rechenprozesse der Numerischen Mathematik orientiert. Das Skalarprodukt zweier n-dimensionaler Vektoren hat dabei den Charakter einer häufig benutzten Grundoperation, die daher schnell ausgeführt werden sollte. Dem diente der Ausbau des Steuerwerks zu einem Steuerrechenwerk mit 3 Indexregistern, internen Befehlsänderungsmechanismen und einem System von bedingten und unbedingten Sprüngen, das die organisatorische Arbeit für Befehlsaktivierung und Programmablauf übernahm und parallel zum Rechenwerk arbeiten konnte. Durch Pufferspeicher für Operanden oder eine Gruppe von 3 Befehlen wurde die Programmausführung durch Minderung oder Ausschaltung der Speicherzugriffszeit weiter beschleunigt.

Ein in der Computergeschichte vermutlich erstmals für diesen Zweck eingerichteter Kellerspeicher im Rechenwerk ermöglichte die Auswertung von Ausdrücken der Form

$$[((+ a \cdot b \cdot c + d \cdot e \dots) \cdot f \cdot g \dots + h \cdot i \dots) \cdot j + \dots k \dots]$$

in einer dem Formelbild angepaßten Rechnung ohne Rückwurf von Zwischenresultaten in den Hauptspeicher. Die Berechnung von Skalarprodukt und Polynomwert nach dem Horner Schema führt z. B. auf eine solche Form. Im obigen Ausdruck wird zunächst in linearer Folge der Wert des Produktes $a \cdot b \cdot c$ berechnet. Bevor die folgende Addition ausgeführt werden kann, muß erst das Produkt $d \cdot e$ gebildet werden. Dazu wird der Wert von $a \cdot b \cdot c$ im Keller K abgelegt. Speicherplatz im Hauptspeicher dagegen erforderte

- Transportbefehle, d.h. Programmverlängerung,
- Speicherplatz und Zugriffszeit, d.h. langsamere Programmausführung.

Dieses Geschehen regelt der sogenannte)R -Mechanismus in den Rechenwerk-Befehlen, die folgendermaßen aussehen und wirken:

) + - a	$K := K + R ;$	$R := + - a$	
$\text{) } \cdot : a$	$R := (K + R) \cdot : a ;$	$K := 0$	
$\text{) } \nearrow a$	$a := K + R ;$	$R := K + R ;$	$K := 0$
$\text{) } \searrow a$	$a := K + R ;$	$R := 0 ;$	$K := 0$
$\text{R } \cdot : a$	$R := R \cdot : a ;$	$K := K$	

3 Beispiele erläutern den Mechanismus:

1. $z = a + b + c$ ist zu berechnen, es kann $z = (((0) + a) + b) + c$ geschrieben werden.

Befehlsfolge:

```

) \searrow
) + A(a)
) + A(b)
) + A(c)
) \searrow A(z)

```

2. $u = a + b + c \cdot d$ ist zu berechnen.
Die ersten 4 Befehle lauten wie bei Beispiel 1.
Als 5. Befehl muß eingefügt werden $R \cdot A(d)$.

Befehlsfolge:

```

) \searrow
) + A(a)
) + A(b)
) + A(c)
R \cdot A(d)
) \searrow A(u)

```

3. $v = (a + b + c) \cdot d$ ist zu berechnen.
In diesem Fall wird nur ein weiterer)-Befehl eingefügt

Befehlsfolge:

```

) \searrow
) + A(a)
) + A(b)
) + A(c)
) \cdot A(d)
) \searrow A(v)

```

Die Steuerrechenwerksbefehle beziehen sich auf die Indexregister x, y, z , den Pufferspeicher P und den Befehlsgruppenspeicher G . In einem Indexregister kann gerechnet werden

$x + - \& v h a$	$x := x + - \& v h a$
$x \nwarrow a$	$x := a$
$x \nearrow a$	$a := x ; x := x$
$x \searrow a$	$a := x ; x := 0$
$P \nearrow a$	$a := P ; P := P$
$P \searrow a$	$a := P ; P := 0$

G N a

G := G + a Wiederholungsbefehl "Gruppe Nochmal"

Jede aus dem Haupt- oder Konstantenspeicher geholte Zahl wird im Puffer P gespeichert, ebenso der Befehlszählerinhalt vor Ausführung eines Sprunges (Speicherung der Absprungadresse). Die Verwendung des Zahlpuffers P als Zwischenspeicher bewirkt, daß nach Multiplikation oder Division im Rechenwerk keine Zugriffszeit auftritt, der Zugriff zu den Operanden im Hauptspeicher geschieht im Zeitschatten der Rechnung. Die 3 Indexregister dienen zur automatischen Befehlsänderung bei der Befehlsaufstellung im Prozessor und gestatten so bequeme Adreßmodifikationen für die Arbeit mit Datenvektoren.

Das Skalarprodukt $w = (u, v) = \sum_{i=0}^n u_i \cdot v_i$ läßt sich z.B. durch die 3 Befehle einer Befehlsgruppe programmieren.

Voraussetzung:

Vektoren u ab A(u₀), v ab A(v₀) gespeichert, u_n und v_n sind *-markiert

Indexregisterinhalte:

x = A(u₀), y = A(v₀), z = A(w)

q = 2⁰ + 2⁻²⁴ Adreßeinheit für Befehl 1 und 2 der Gruppe

Befehlsfolge:

) $\mathfrak{N}$

s := 0

x) + 0

s := s + u_i

y R • 0

• v_i

G N A(q)

"Gruppe Nochmal" mit Addition bis zu *-markierten Komponenten

z) $\mathfrak{N}$ A(w)

Die Indexregister können auch zur Änderung von Worten bei der Eingabe verwendet werden, z.B. im Sinne einer Programmverschiebung.

Die ausgefeilte Struktur von Prozessor und Befehlssystem, die Parallelarbeit von Rechenwerk und Steuerrechenwerk, die weitgehende Minderung oder Ausschaltung von Speicherzugriffszeiten ermöglichten die im Vergleich zum technischen Aufwand hohe Rechenleistung von 100 op/s. Im Jahre 1956 wurde beim D1 der volle Nutzungsbetrieb erreicht.

Im selben Jahr am 1.9.1956 wurde an der TH Dresden das „Institut für Maschinelle Rechentechnik“ (IMR) gegründet, und N. J. LEHMANN wurde sein Direktor. Dem IMR oblagen als Aufgaben Weiterentwicklung und Bau elektronischer Rechentechnik und Ausbau von Nutzungsmöglichkeiten sowie Lehre und Ausbildung auf diesen Gebieten. Das IMR war mit einer Werkstatt ausgestattet, und die folgenden Rechenautomaten wurden im IMR gebaut.

Das Konzept des Rechenautomaten D2 wurde allerdings schon vorher 1955/56 erarbeitet. Ziel war eine erhebliche Leistungssteigerung gegenüber D1. Dafür wurden die Parallelarbeit weiter ausgebaut und die Speicherzugriffszeit vermindert. Bei Verdopplung des elektronischen Aufwandes konnte die Leistung des D2 auf das Zehnfache vom D1 gesteigert werden, etwa 1000 op/s. Die Drehzahl der Magnettrommel wurde verdreifacht, der Hauptspeicher HS durch einen Schnellspeicher SS auf der Trommel ergänzt. Der Transfer HS – SS umfaßte jeweils eine ganze Spur und erfolgte bei geeigneter Programmierung während der sonstigen Arbeit des Prozessors. Das Steuerrechenwerk wurde durch 3 Indexschrittregister ergänzt, nach Befehlsaufstellung wurde ihr Inhalt automatisch zum angegebenen Indexregister addiert. Im Rechenwerk wurde der)R-Mechanismus verallgemeinert. Eine Kellierung kann nun auch bei Multiplikation oder Division erreicht werden, außerdem ist eine öffnende Klammer innerhalb des Ausdrucks erlaubt.

Beispiel:

$h := (a \cdot b - c \cdot d) : (e \cdot f + g)$

Befehlsfolge:

) $\mathfrak{N}$
) + A(a)
) $\cdot$ A(b)
) - A(c)
 R $\cdot$ A(d)
) : A(e)
 R $\cdot$ A(f)
 R + A(g)
) $\mathfrak{N}$ A(h)

Für die Berechnung des Skalarprodukts $w = (u, v) = \sum_{i=0}^n u_i \cdot v_i$ reichen dank der Einfö-

hrung eines „Indirektsprungs“ gemäß dem Inhalt des Schrittregisters $\underline{3}$ die 2 Befehle einer Befehlsgruppe, die nur einmal wie beim D1 aus dem Arbeitsspeicher in den prozessorinternen Befehlsgruppenspeicher geholt werden muß.

Voraussetzung:

Vektoren u ab A(u_0), v ab A(v_0) gespeichert

Indexregisterinhalte:

$1 = n^0$, $\underline{1} = -1^0$, $\underline{3} = 0$

Befehlsfolge:

) $\mathfrak{N}$	s := 0	
) + A(u_0) Z 1	s := s + u_i	
R $\cdot$ A(v_0) Z $\underline{1}$		$\cdot v_i$; i := i - 1 ⁰
) $\mathfrak{N}$ A(w) Z 0	w := s	

Bemerkungen: Angabe des Indirektsprungs durch $\underline{\quad}$ unter Z .

Die Schleife wird verlassen, wenn der Inhalt von Indexregister 1 erstmals negativ geworden ist. n^0 bedeutet n Adreßeinheiten.

Eigene Umwandlungsmechanismen für die Ein- und Ausgabe entlasteten das Rechenwerk.

2 Kurzbeschreibung des Rechenautomaten D2

Magnettrommelspeicher mit 300 U/s, 10 cm Trommeldurchmesser,
Hauptspeicher: 128 Spuren, gegliedert in jeweils 16 Sektoren a 56 Bits, 2048 Zellen,
Schnellspeicher: 16 Spuren, 256 Zellen,
Konstantenspeicher: 4 Spuren, 64 Zellen,
Dualzahlen in Gleitkommaform, Mantisse 42 Bits,
Exponent 5 Bits, interne Zahlbasis $2^7 = 128$,
2 Befehle a 28 Bits in einer Zelle,
elektronischer Schaltungsaufwand : ca. 1400 Röhren , ca. 2000 Dioden, ca. 100 Relais.
Betriebsarten, Eingabe und Ausgabe wie bei D1.

Noch während der Inbetriebnahme und Erprobung des Rechenautomaten D2 1958/59 wurde das Konzept eines transportablen Kleinstrechners mit dem Ziel erarbeitet, elektronische Rechentechnik dezentral und für vielfältigen Einsatz verfügbar zu machen, etwa zur Automatisierung von Büro- und Verwaltungsarbeit in kleineren Betrieben oder zur Steuerung von Prozessen auch in Forschungseinrichtungen. Bei industrieller Fertigung sollte der Automat auch für interessierte Wissenschaftler als „persönlicher Computer“ erschwinglich sein. Die Patentschrift 44357 „Programmgesteuerter elektronischer Digitalrechner“ weist als Anmeldung den 24. Mai 1960 aus. In seiner Arbeit „Die Organisation eines Kleinstrechenautomaten“ stellt N. J. LEHMANN Blockschaltbild, Ablaufschema, Befehlsliste und Grundprogramme vor und diskutiert die Rechenleistung. Er schreibt: „Für einen solchen Kleinstautomaten wird ein logisches Arbeitsschema vorgeschlagen, das bei minimalem Materialaufwand brauchbare Rechenleistungen und eine außerordentlich gute Anpassungsfähigkeit an die verschiedensten Problemkreise ergibt“. Bei der dort erwähnten „speziellen Geräteausführung“ handelt es sich um den Prototyp D3 in etwas plumper Regietischform, der mit den Röhrenelementen des D2 aufgebaut wurde. Der hier in Rede stehende Kleinstautomat war jedoch von Anfang an als „Auf-Tisch-Gerät“ im Format eines größeren Fernsehgerätes und für den Einsatz der kleinen, energiesparenden Halbleiter-Bauelemente (Transistoren und Dioden) konzipiert.

Um 1962 wurden die benötigten Hochfrequenz-Transistoren aus DDR-Produktion im IMR verfügbar, und Logikschaltungen, Flip-Flops und Diodenauswahlstrukturen für die Magnetköpfe konnten entwickelt und gebaut werden. Bis einschließlich 1964 wurden sechs Kleinstautomaten D4a („a“ für „abgerüstet“ gegenüber D3) in Betrieb genommen. Jeder Automat hat für Eingabe und Bedienung eine Tastatur, dazu für die Eingabe einen Lochbandleser und für die Ausgabe einen Streifendrucker. Im Inneren gibt es zwei Hauptkomplexe :

- ein Gestell mit 24 Leiterplatten für Prozessor und Speicherauswahl,
- den Trommelspeicher mit dem Umformer, der einerseits den Anschluß an das normale Netz ermöglicht und andererseits die 300 Hz-Wechselspannung für den Trommelmotor und die gesamte Stromversorgung bereitstellt. Diese Kombination ist zwecks Minderung des Geräuschpegels eingekapselt, Lochbandleser und Streifendrucker werden vom Umformer über diverse Mechanismen mechanisch angetrieben.

Im IMR wurde sogleich ein kleines Kabinett mit drei dieser Kleinstautomaten eingerichtet, ergänzt durch externe Peripherie in Form von Lochbandleser (bis 150 Zeichen/s), Lochbandstanzer (bis 50 Zeichen/s) und Schreibmaschine (bis 12 Zeichen/s). Hier wurde durch Studenten und Mitarbeiter eine Vielzahl der Programme und Unterprogramme entwickelt, die in verschiedenen Betriebssystemen zum Einsatz kamen.

3 Kurzbeschreibung des Rechenautomaten D4a

- Magnettrommelspeicher: 4096 Worten zu 33 Bit, 128 Spuren zu 32 Sektoren, 300 U/s,
- Arbeitstaktfrequenz: 317 kHz, eine Wortzeit betrug etwa 0,1 ms,
- elektronischer Aufwand: ca. 220 Transistoren, ca. 2000 Dioden,
- Rechenleistung: ca. 1000 arithmetische Operationen,

Bei Ausführung verdrahteter Rechenbefehle wurde der Inhalt einer Zelle als Dualzahl z in der Darstellung „Komma vorn“ $-1 \leq z < +1$ interpretiert. Ein Befehl umfaßte dagegen nur 20 Binärstellen, 12 für die Adresse des zweiten Operanden und 8 für die Operationsangabe.

Zur Erläuterung von Speicherorganisation, logischer Struktur und Wirkungsweise des Rechners wird auf eine Abbildung bezug genommen, die N. J. LEHMANN bereits in seiner Arbeit angegeben hat.

Der Minimalprozessor enthielt nur die Umlaufregister Akkumulator AC und Befehlszähler BZ sowie das statische Befehlsregister BR mit den zwei Teilen für die Operation OR und die Adresse AR. Das Rechenwerk war in Verbindung mit AC nur für die Addition/Subtraktion, einige logische Operationen und die Links- oder Rechtsverschiebung der Resultate ausgebaut.

Der Arbeitszyklus umfaßt vier Phasen:

Phase I :

Das AR erhält den Inhalt des BZ und so die Adresse der Zelle mit dem nächsten Befehl.

$AR := BZ$ „Zähler aufstellen“

Phase II:

Der Befehl wird in den Prozessor übernommen, indem zuerst ein Operationsteil o in das OR und anschließend sein Adreßteil b in den BZ geleitet werden. Die Operation o kann damit sofort in den Arbeitsablauf eingreifen, z.B. bei erfüllter Bedingung einen bedingten Sprung in einen unbedingten Sprung umwandeln.

$OR := M[AR][o]$; $BZ := M[AR][b]$ „Befehl holen“

Phase III:

Unter Inkrementierung des AR – Inhaltes werden die Inhalte von BZ und AR getauscht.

$AR := BZ \parallel BZ := AR + 1^\circ$ „BZ – AR – Tausch“

Phase IV:

Ausführung von Rechen- oder Transportoperation mit AC einschließlich Resultatbehandlung mit Wiederholung bei Gruppen- oder Wiederholungsoperation.

$AC := AC \ o \ M[AR]$ „Befehl ausführen“
 $M[AR] := AC$

Jede Phase dauert mindestens 1 Wortzeit. Zwischen den Phasen I und II bzw. III und IV

können Wartezeiten auftreten. Um sie klein zu halten und eine günstige Befehlsfolgefrequenz zu erreichen, sind die Zellen einer Spur im Fünfersprung numeriert. Bei optimaler Programmierung benötigt ein einzelner Rechenbefehl 4 Wortzeiten (etwa 0,4 ms). War durch Analyse in Phase II ein unbedingter Sprung entstanden, entfällt Phase I im nächsten Zyklus, da die Adresse des nächsten Befehls auf Grund der Aktion in Phase III bereits in AR steht.

Der Operationsteil eines Befehls und entsprechend das OR ist in 4 Teile gegliedert, die z.T. frei kombinierbar sind. Das erste Bit-Paar kennzeichnet die „Befehlstypen“ Organisationsbefehl (0), Einzelbefehl (1), Gruppenbefehl (2), Wiederholungsbefehl (3). Wichtig und wirkungsvoll sind die neu eingeführten Gruppen- und Wiederholungsbefehle, die eine Art Vektorverarbeitung ermöglichen. Sie beginnen wie ein Einzelbefehl, wirken aber beim Gruppenbefehl in linearer Folge auf alle 32 Zellen einer Spur, beim Wiederholungsbefehl aber nur bis die Sektoradresse 0 erreicht ist. Die Bit-Triade kennzeichnet den „Operationstyp“, bei Einzel-, Gruppen- und Wiederholungsbefehlen Rechen- und

Transportoperationen mit AC. Auch hier gibt es ungewohnte Operationen, wie z.B. „Konjunktion im Speicher“ oder „Addition – Subtraktion“, die in Verbindung mit einem Gruppenbefehl z.B. kurze Programme für die nicht verdrahtete Multiplikation und Division ermöglichen. Das zweite Bit-Paar bestimmt die „Resultatbehandlung“, genauer die Verschiebung des AC-Inhaltes : Keine (0), Rechts- (1), Links- (2) , zyklische Links- (3) Verschiebung. Der vierte Teil besteht nur aus einem Bit, dessen Wert darüber entscheidet, ob AC in Phase III gelöscht werden soll oder nicht.

Ein Programmstück soll insbesondere die Wirkung des Gruppenbefehls erläutern:

Multiplikation $c = a \cdot b$ positiver Dualzahlen in der Standarddarstellung „Festkomma vorn“

Adreßteil	Operationsteil					
	1.P	T	2.P	Lö		
A(a) 7700	1	1	0	1	AC := 0 ; AC := AC + a	Einzelbefehl
	2	4	0	0	AC → alle Zellen einer Arbeitsspur	Gruppenbefehl
A(b) 7700	1	1	0	1	AC := 0 ; AC := AC + b	Einzelbefehl
	2	7	1	0	„bedingte Speicherlöschung“ gemäß den Ziffern von b, die durch R-Verschiebung in AC nacheinander wirksam werden; Ziffernprodukte $p_i = a \cdot b_i$	Gruppenbefehl
A(2^{-1}) 7700	1	1	0	1	AC := 0 ; AC := AC + 2^{-1}	Einzelbefehl
	2	1	1	0	für Resultatrundung Summierung der Ziffernprodukte mit R-Verschiebung $AC := \sum_{i=1}^{32} p_i \cdot 2^{-i}$	Gruppenbefehl
A(c)	1	4	0	0	1. Zahlenlänge von $a \cdot b$ c := AC	Einzelbefehl

Zu den Organisationsbefehlen gehören unbedingte und bedingte Sprünge und Stops. Zur Ein- und Ausgabe dienen entsprechende Haltbefehle, deren Adreßteil als Pufferspeicher dient.

Die Überführung in die industrielle Produktion war nicht ganz problemlos. Nach einigen wechselhaften Umständen und technischen Veränderungen, aber unter Beibehaltung der logischen Konstruktion wurden im VEB Rechenelektronik Meiningen/Zella-Mehlis etwa 3000 Exemplare dieses Rechenautomaten, allerdings in Schreibtischform und unter den Bezeichnungen C8201 ... C8205, hergestellt und verkauft. Mehr als die Hälfte der Produktion wurde exportiert.

Wenn man die Lehmannschen Automaten D1, D2, D4a mit ihrer ausgefeilten logischen Struktur und ihren für die damalige Zeit herausragenden Besonderheiten heute betrachtet, so kann man sich vielleicht daran erfreuen, aber auch erkennen, daß sie zu den Startpunkten einer Entwicklung von großer gesellschaftlicher Relevanz gehören. Heute gehört ein Computer zu vielen Arbeitsplätzen, steht auf dem Tisch bzw. daneben. Die Speicherhierarchie ist mehrstufig ausgebaut und Parallelarbeit von Teilprozessoren in Power – Prozessoren selbstverständlich. N. J. Lehmann hat – das bleibt zu unterstreichen – einen bedeutsamen Beitrag zur Entwicklung von Computer und Informatik geleistet.

Literaturverzeichnis

- Bachmann, K.- H.: Einige Besonderheiten des Dresdener Rechenautomaten D1. In: NTF 4 (1956), S. 90 – 91.
- Lehmann, N. J.: Bericht über den Entwurf eines kleinen Rechenautomaten an der Technischen Hochschule Dresden. In: Ber. Math. Tagung Humboldt – Universität Berlin, Berlin 1953, S. 262 – 270.
- Lehmann, N. J.: Stand und Ziel der Dresdener Rechengeräteentwicklung. In: NTF 4, 1956, S. 56 – 60.
- Lehmann, N. J.: Die Entwicklung elektronischer Rechenanlagen. In: Nachrichtentechnik Elektronik 7 (1957) 9, S. 385 – 388, 398.
- Lehmann, N. J.: Die Organisation eines Kleinstrechenautomaten. II. Internationales Kolloquium über Aktuelle Probleme der Rechentechnik. In: Wiss. Z. Techn. Univers. Dresden 12 (1963) 1, S. 11 – 23.
- Lehmann, N. J.: Übersicht über die Arbeiten des Instituts für Maschinelle Rechentechnik der TU Dresden. II. Internationales Kolloquium über Aktuelle Probleme der Rechentechnik. In: Wiss. Z. Techn. Univers. Dresden 12 (1963) 1, S. 81 – 90.