Logo des Repositoriums

Auflistung nach Autor:in "Spallek, Rainer G."

1 - 5 von 5
  • Zeitschriftenartikel
    FPGAs in der Cloud: Integration und Bereitstellung von rekonfigurierbaren Hardware-Ressourcen in einer Cloud-Infrastruktur
    (PARS-Mitteilungen: Vol. 31, Nr. 1, 2014) Knodel, Oliver; Spallek, Rainer G.
    Cloud-Computing findet eine immer weitere Verbreitung und hat mittlerweile eine große wirtschaftliche Bedeutung. Durch die flexible Bereitstellung von Ressourcen und Diensten kann eine deutliche Kostenersparnis auf Nutzerseite erreicht werden. Die Einsatzgebiete reichen hierbei von einfachen Web-Technologien und Datenspeichern über komplexe Geschäftsprozesse bis hin zu datenintensiven wissenschaftlichen Anwendungen. Auch im Bereich von Systementwurf und -analyse gewinnt die Auslagerung komplexer Syntheseund Simulationsprozesse in eine Cloud zunehmend an Bedeutung. Insbesondere beim Entwurf von Anwendungen für die immer größer werdenden programmierbaren Schaltkreise werden leistungsfähige Syntheseund Simulationssysteme benötigt. Neben der einfachen Auslagerung von Synthese und Simulation ist in vielen Fällen auch der Test auf einer realen Hardware, wie einem FPGA, von großer Bedeutung. Die Investitionskosten für FPGAs als Plattform für Prototypen, welche zum Teil nur über einen kurzen Zeitraum genutzt werden, werden durch eine Integration dieser Komponenten in eine Cloud vermieden. Dieser Beitrag erläutert, wie rekonfigurierbare Schaltkreise in eine Cloud-Infrastruktur eingebettet werden können, um die Ressource FPGA als Service bereitstellen zu können und somit den gesamten zum Test auf der realen Hardware als on-demand Dienst den FPGA als Hardwarebeschleuniger einzusetzen. Eine wesentlicher Bestandteil dieses Beitrages.
  • Konferenzbeitrag
    Kompression von Tracedaten auf Bitebene basierend auf einem LZ77-Wörter-buchansatz
    (INFORMATIK 2015, 2015) Irrgang, Kai-Uwe; Preuûer, Thomas B.; Spallek, Rainer G.
  • Textdokument
    Modellierung anwendungsspezifischer Hardware und deren Einbettung in die DBT-basierte Prozessor-Verhaltenssimulation
    (INFORMATIK 2017, 2017) Köhler, Steffen; Spallek, Rainer G.
    Zur High-Performance Simulation von Prozessorarchitekturen und deren Modellierung auf Befehlssatzebene kommen häufig Verfahren zur Anwendung, die den auszuführenden Zielcode mittels Dynamic Binary Translation (DBT) direkt auf den Prozessor des Simulationshosts abbilden. Während für Standardoperationen eine gute Abbildbarkeit des Befehlssatzmodells auf den Prozessor des Simulationshosts gegeben ist, lassen sich Modelle komplexer Spezialbefehle oder Peripherie nur ineffizient durch die Befehlssatzarchitektur des Simulationshosts nachbilden. In unserem Beitrag stellen wir die Modellintegration und Co-Simulation dieser anwendungsspezifischen Komponenten auf Basis von FPGA-Technologie vor. Als Hardwareplatform anwendungsspezifischer Funktionalität fungiert dabei ein FPGA-Accelerator, der mittels PCIe-Schnittstelle an das von uns entwickelte RUBICS-Simulationsframework (Retargetable Universal Binary Instruction Conversion Simulator) angebunden wird. RUBICS stellt ein flexibles Werkzeug zur Modellierung und Evaluation kompletter, eingebetteter Prozessorarchitekturen (SoC) auf einem hohen Abstraktionsniveau (Befehlsebene, IO-Verhalten) basierend auf der ECMA CLR-Plattform dar. Ausgehend von einem in einer dedizierten Architekturbeschreibungssprache (ADL) vorliegenden ARMv7 Strukturund Verhaltensmodell wird die exemplarische Modellierung eines FPGA-basierten FFT-Prozessors als anwendungsspezifisches Peripheriegerät der ARMv7-Architektur aufgezeigt und analysiert.
  • Textdokument
    A New Level of Trusted Cloud Computing - Virtualized Reconfigurable Resources in a Security-First Architecture
    (INFORMATIK 2017, 2017) Genßler, Paul R.; Knodel, Oliver; Spallek, Rainer G.
    The cloud business is growing year by year, but there are still a lot of security concerns. The users of cloud systems, from a single individual to big companies, have to trust multiple parties who could all interfere and disrupt the provided service or compromise data privacy and security. New software exploits are being found every day, therefore we propose a secured reconfigurable hardware architecture to house sensitive algorithms and data. Using vetted cryptographic techniques and the slight inaccuracy of todays chip-manufacturing to generate unique keys only available to the hardware itself, we are able to create a trusted compute space in a remote cloud system. To achieve typical cloud characteristics like resource pooling and rapid elasticity, the reconfigurable silicon is virtualized while preserving the high security standard.
  • Konferenzbeitrag
    Prototyping and application development framework for dynamically reconfigurable DSP architectures
    (ARCS'06, 19th International Conference on Architecture of Computing Systems, 2006) Köhler, Steffen; Zimmerling, Martin; Zabel, Martin; Spallek, Rainer G.