Textdokument
Multithreading als Programmier- und Ausführungsmodell für rekonfigurierbare Hardware
Lade...
Volltext URI
Dokumententyp
Dateien
Zusatzinformation
Datum
2011
Autor:innen
Zeitschriftentitel
ISSN der Zeitschrift
Bandtitel
Verlag
Gesellschaft für Informatik
Zusammenfassung
Zunehmende Integrationsdichte und die Verbindung von programmierbarer Logik mit leistungsfähigen Mikroprozessoren haben dazu geführt, dass moderne Field-Programmable Gate Arrays (FPGAs) zunehmend aus ihren klassischen Rollen als Verbindungslogik, Emulations- und Prototypisierungsplattform ausbrechen und zur Umsetzung vollständiger rekonfigurierbarer "Systems-on-Chip" genutzt werden. Konventionelle Entwurfsmethoden eignen sich jedoch nur unzureichend zur Programmierung dieser hybriden rekonfigurierbaren Computer. Insbesondere überlappen sich die Programmiermodelle für Software (SW) und digitale Hardware (HW) nicht ausreichend, was das Potential für die Wiederverwendung von Modulen und die flexible Nutzung des HW/SW-Entwurfsraumes stark schmälert. Darüber hinaus findet die vielversprechende Möglichkeit zur partiellen Rekonfiguration, wie sie moderne FPGAs bieten, bisher keine Entsprechung in einem verbreiteten Entwurfsverfahren. Die vorliegende Arbeit stellt ein neuartiges und grundlegendes Konzept der Programmierung von Hardwaremodulen als Threads für programmierbare Hardware vor. Neben der Übertragung des Multithreading-Programmiermodells, welches bereits verbreitet und erfolgreich in Softwareumgebungen eingesetzt wird, auf rekonfigurierbare Hardware zeigt sie ein Laufzeitsystem namens ReconOS, das auf bestehenden eingebetteten Betriebssystemen basiert und die Erstellung von portablen und flexiblen HW/SW- Anwendungen für partiell rekonfigurierbare CPU/FPGA-Systeme ermöglicht.