Synchronization Mechanism of Hardware and High-level Models for Performance Verification

Cabezas, Victoria; Döring, Andreas; Ineichen, Hanspeter

Autor(en):

Cabezas, Victoria [DBLP] ;

Döring, Andreas [DBLP] ;

Ineichen, Hanspeter [DBLP]

Zusammenfassung

Victoria Caparr´ os Cabezas1 , Andreas C. D¨ oring1 , Hanspeter Ineichen2

Vollständige Referenz
BibTeX

Cabezas, V., Döring, A. & Ineichen, H., (2011). Synchronization Mechanism of Hardware and High-level Models for Performance Verification. PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1. Gesellschaft für Informatik e.V.. (S. 38-47). DOI: 10.1007/BF03341983

@article{mci/Cabezas2011,
author = {Cabezas, Victoria AND Döring, Andreas AND Ineichen, Hanspeter},
title = {Synchronization Mechanism of Hardware and High-level Models for Performance Verification},
journal = {PARS},
volume = {},
number = {28, No. 1},
year = {2011},
,
pages = { 38-47 } ,
doi = { 10.1007/BF03341983 }
}

	Dateien	Groesse	Format	Anzeige
	40731_2014_Article_BF03341983.pdf	270.3Kb	PDF	Öffnen

Sollte hier kein Volltext (PDF) verlinkt sein, dann kann es sein, dass dieser aus verschiedenen Gruenden (z.B. Lizenzen oder Copyright) nur in einer anderen Digital Library verfuegbar ist. Versuchen Sie in diesem Fall einen Zugriff ueber die verlinkte DOI: 10.1007/BF03341983

Haben Sie fehlerhafte Angaben entdeckt? Sagen Sie uns Bescheid: Feedback abschicken