Modellierung anwendungsspezifischer Hardware und deren Einbettung in die DBT-basierte Prozessor-Verhaltenssimulation
| dc.contributor.author | Köhler, Steffen | |
| dc.contributor.author | Spallek, Rainer G. | |
| dc.contributor.editor | Eibl, Maximilian | |
| dc.contributor.editor | Gaedke, Martin | |
| dc.date.accessioned | 2017-08-28T23:48:35Z | |
| dc.date.available | 2017-08-28T23:48:35Z | |
| dc.date.issued | 2017 | |
| dc.description.abstract | Zur High-Performance Simulation von Prozessorarchitekturen und deren Modellierung auf Befehlssatzebene kommen häufig Verfahren zur Anwendung, die den auszuführenden Zielcode mittels Dynamic Binary Translation (DBT) direkt auf den Prozessor des Simulationshosts abbilden. Während für Standardoperationen eine gute Abbildbarkeit des Befehlssatzmodells auf den Prozessor des Simulationshosts gegeben ist, lassen sich Modelle komplexer Spezialbefehle oder Peripherie nur ineffizient durch die Befehlssatzarchitektur des Simulationshosts nachbilden. In unserem Beitrag stellen wir die Modellintegration und Co-Simulation dieser anwendungsspezifischen Komponenten auf Basis von FPGA-Technologie vor. Als Hardwareplatform anwendungsspezifischer Funktionalität fungiert dabei ein FPGA-Accelerator, der mittels PCIe-Schnittstelle an das von uns entwickelte RUBICS-Simulationsframework (Retargetable Universal Binary Instruction Conversion Simulator) angebunden wird. RUBICS stellt ein flexibles Werkzeug zur Modellierung und Evaluation kompletter, eingebetteter Prozessorarchitekturen (SoC) auf einem hohen Abstraktionsniveau (Befehlsebene, IO-Verhalten) basierend auf der ECMA CLR-Plattform dar. Ausgehend von einem in einer dedizierten Architekturbeschreibungssprache (ADL) vorliegenden ARMv7 Strukturund Verhaltensmodell wird die exemplarische Modellierung eines FPGA-basierten FFT-Prozessors als anwendungsspezifisches Peripheriegerät der ARMv7-Architektur aufgezeigt und analysiert. | de |
| dc.identifier.doi | 10.18420/in2017_45 | |
| dc.identifier.isbn | 978-3-88579-669-5 | |
| dc.identifier.pissn | 1617-5468 | |
| dc.language.iso | de | |
| dc.publisher | Gesellschaft für Informatik, Bonn | |
| dc.relation.ispartof | INFORMATIK 2017 | |
| dc.relation.ispartofseries | Lecture Notes in Informatics (LNI) - Proceedings, Volume P-275 | |
| dc.subject | Processor Simulation | |
| dc.subject | Dynamic Binary Translation | |
| dc.subject | FPGA Accelerator | |
| dc.title | Modellierung anwendungsspezifischer Hardware und deren Einbettung in die DBT-basierte Prozessor-Verhaltenssimulation | de |
| gi.citation.endPage | 501 | |
| gi.citation.startPage | 493 | |
| gi.conference.date | 25.-29. September 2017 | |
| gi.conference.location | Chemnitz | |
| gi.conference.sessiontitle | Hardware Defined Programming |
Dateien
Originalbündel
1 - 1 von 1