Automatisierte HW/SW Co-Verifikation von SystemC Modellen mit Hilfe von Timed Automata

dc.contributor.author	Herber, Paula
dc.contributor.editor	Hölldobler, Steffen
dc.date.accessioned	2020-08-21T08:46:17Z
dc.date.available	2020-08-21T08:46:17Z
dc.date.issued	2011
dc.description.abstract	SystemC hat sich zum de-facto Standard zur Modellierung und Simulation im HW/SW Co-Design entwickelt. Existierende Verifikationstechniken für SystemC sind jedoch meist ad hoc und unsystematisch. Wir präsentieren ein formal fundiertes Framework zur systematischen und umfassenden Co-Verifikation von SystemC Modellen. Das Framework basiert auf einer von uns definierten formalen Semantik für SystemC und verwendet eine Kombination von Model Checking und Konformitätstesten zur automatisierten Qualiätssicherung während des gesamten Entwurfsablaufs. Wir demonstrieren die Leistungsfähigkeit unseres Ansatzes mit einem Packet Switch und einem System zur Anti-Blockier- und Anti-Schlupf-Regulierung.	de
dc.identifier.isbn	978-3-88579-415-8
dc.identifier.pissn	1617-5468
dc.identifier.uri	https://dl.gi.de/handle/20.500.12116/33756
dc.language.iso	de
dc.publisher	Gesellschaft für Informatik
dc.relation.ispartof	Ausgezeichnete Informatikdissertationen 2010
dc.relation.ispartofseries	Lecture Notes in Informatics (LNI) - Dissertations, Volume D-11
dc.title	Automatisierte HW/SW Co-Verifikation von SystemC Modellen mit Hilfe von Timed Automata	de
gi.citation.endPage	110
gi.citation.publisherPlace	Bonn
gi.citation.startPage	101

Dateien

1 - 1 von 1