Engel, HeikoHölldobler, Steffen2022-01-242022-01-242020978-3-88579-775-3https://dl.gi.de/handle/20.500.12116/38023Im Rahmen dieser Arbeit wurde eine FPGA-basierte Ausleselösung für die ALICE Data Acquisition und High Level Trigger Systeme in RUN 2 entwickelt, die durch ihre generische Architektur weit über die geplanten Anwendungsfälle und Zeiträume hinaus zum Einsatz kommt. Ein zentraler Bestandteil ist hierbei die hardwareseitige Vorverarbeitung von Detektordaten bereits im FPGA der Auslesekarte, ohne die eine Online-Aufbereitung der Daten in diesem Maße nicht möglich gewesen wäre. Durch die Umsetzung des verwendeten Vorverarbeitungsalgorithmus in einer Datenflussbeschreibung konnte darüber hinaus eine Implementierung erarbeitet werden, bei der sich Ressourcenverbrauch und Latenz kaum von der händischen Implementierung unterscheiden. Die deutliche reduzierte Entwicklungszeit, der geringere Umfang, die leichtere Wartbarkeit, sowie die einfachere Partitionierung konnten somit zeigen, dass Hardwarebeschreibungslösungen auf höheren Abstraktionsebenen auch in der Hochenergiephysik enorme Einsparungen bringen können.deText/Conference Paper