Logo des Repositoriums

PARS-Mitteilungen 2011

https://dl.gi.de/handle/20.500.12116/1914
Auflistung nach:

Auflistung PARS-Mitteilungen 2011 nach Titel

1 - 10 von 41
  • Zeitschriftenartikel
    1. Aktuelle und zukünftige Aktivitäten (Bericht des Sprechers)
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011)
    Die 28. Ausgabe der PARS-Mitteilungen enthält die Beiträge des 24. PARS-Workshops und des 4. Workshops Grid-Technologie, die die wesentlichen Aktivitäten der Fachgruppe im Jahr 2011 darstellen. Der 24. PARS-Workshop fand am 26. und 27. Mai 2011 in Rüschlikon im IBM Forschungslabor statt. Fast 40 Teilnehmer fanden sich ein. Die 14 Vorträge deckten ein umfangreiches Themenspektrum ab. Im Jahr 2012 wird wieder gemeinsam mit der neu-organisierten Fachgruppe ALGO (früher: PARVA) ein PASA-Workshop im Rahmen der ARCS-Konferenz in München stattfinden. Im Jahr 2013 wird mit dem PARS-Workshop ein doppeltes Jubiläum gefeiert: 30 Jahre Fachgruppe PARS und 25 PARSWorkshops. Hierzu kehrt der Workshop an den 'Geburtsort' Erlangen zurück. Den zum sechsten Mal ausgeschriebenen und mit 500 dotierten Nachwuchspreis erhält in diesem Jahr zum zweiten Mal (nach 2009) eine Frau: Victoria Caparros Cabezas (IBM Research Zürich). Sachpreise konnten Michael Andersch (TU Berlin) sowie Benjamin Milde und Niklas Büscher (TU Darmstadt) entgegennehmen. Das Bild zeigt die Preisträger zusammen mit dem Organisator des Workshops.
  • Zeitschriftenartikel
    24. PARS — Workshop
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011)
  • Zeitschriftenartikel
    An accelerated Cluster-Architecture for the Exascale
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Eicker, N.; Lippert, Th.
    Clusters are dominating high-performance computing (HPC) today. The success of this architecture is based on the fact that it profits from the improvements provided by main-stream computing well known under the label of Moore's Law. But trying to get to Exascale within this decade might require additional endeavors beyond surfing this technology wave. In order to find a possible direction we review Amdahl's and Gustafson's thoughts on scalability. Based on this analysis we propose an advance architecture combining a Cluster with a so called Booster element comprising of accelerators interconnected by a high-performance fabric. We argue that this architecture provides significant advantages compared to today's accelerated Clusters and might pave the way for Clusters into the era of Exascale computing.
  • Zeitschriftenartikel
    ARCS 2012
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011)
    25
  • Zeitschriftenartikel
    Aufbau einer FPGA Cluster Architektur für heterogenes, verteiltes Rechnen
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Moser, Nico; Gremzow, Carsten; Juurlink, Ben
    Nico Moser , Carsten Gremzow , Ben Juurlink Technische Universität Berlin, Deutschland Universität Wuppertal, Deutschland
  • Zeitschriftenartikel
    A Benchmark Suite for Evaluating Parallel Programming Models
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Andersch, Michael; Juurlink, Ben; Chi, Chi
    The transition to multi-core processors enforces software developers to explicitly exploit thread-level parallelism to increase performance. The associated programmability problem has led to the introduction of a plethora of parallel programming models that aim at simplifying software development by raising the abstraction level. Since industry has not settled for a single model, however, multiple significantly different approaches exist. This work presents a benchmark suite which can be used to classify and compare such parallel programming models and, therefore, aids in selecting the appropriate programming model for a given task. After a detailed explanation of the suite's design, preliminary results for two programming models, Pthreads and OmpSs/SMPSs, are presented and analyzed, leading to an outline of further extensions of the suite.
  • Zeitschriftenartikel
    Beschleunigte Verifikation von analogen Schaltungen durch Multi-Thread und Multi-Job-Ansätze mit Simulatoren
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Sobe, Udo; Graupner, Achim
  • Zeitschriftenartikel
    Call for Papers
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011)
  • Zeitschriftenartikel
    Can Computation Be Extended beyond the Von-Neumann-Architecture?
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Issendorff, Hermann
    Vorgestellt wird eine grundlegend neue Programmiersprache, mit der die räumliche Struktur und das zeitliche Verhalten diskreter physikalischer Systeme konstruktiv beschrieben werden können. Sie ist eine mehrsortige Termalgebra, die u.a. die vollständige Beschreibung jedweder Soft- und Hardware digitaler Systeme ermöglicht.
  • Zeitschriftenartikel
    Efficient Synchronization Techniques in a Decentralized Memory Management System Enabling Shared Memory
    (PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1, 2011) Mattes, Oliver; Schindewolf, Martin; Sedler, Roland; Buchty, Rainer; Karl, Wolfgang
    The rising integration level enables combining more logic on a single chip. This is exploited in multiprocessor systems-on-chip (MPSoCs) or manycore research prototypes such as the Intel SCC. These platforms offer access to shared memory over a limited number of controllers which may lead to congestion. In order to scale the memory with the core count, the memory management must become more flexible and distributed in nature. In the near future decentralized systems with multiple selfmanaging memory components will arise. The problem tackled in this paper is how to realize synchronization mechanisms for coincident access to shared memory in such a decentralized memory management system. Furthermore, improvements of the distributed synchronization mechanism are integrated and evaluated. To speed up the synchronization, additional logic in the form of a locks queue, is added. In order to reduce the network traffic this is combined by extending the synchronization protocol with exponential backoff. In the evaluation, side effects of combining both techniques are discussed and explained.