Zeitschriftenartikel

Synchronization Mechanism of Hardware and High-level Models for Performance Verification

Dokumententyp

Text/Journal Article

Dateien

40731_2014_Article_BF03341983.pdf (270.37 KB)

Datum

2011

Autor:innen

Cabezas, Victoria

Döring, Andreas

Ineichen, Hanspeter

Quelle

PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1

Verlag

Gesellschaft für Informatik e.V.

Zusammenfassung

Victoria Caparr´ os Cabezas1 , Andreas C. D¨ oring1 , Hanspeter Ineichen2

Cabezas, Victoria; Döring, Andreas; Ineichen, Hanspeter (2011): Synchronization Mechanism of Hardware and High-level Models for Performance Verification. PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1. DOI: 10.1007/BF03341983. Gesellschaft für Informatik e.V.. PISSN: 0177-0454. pp. 38-47

Schlagwörter

Virtual Channel , Synchronization Mechanism , Channel Manager , Hardware Model , Remote Direct Memory Access

DOI

10.1007/BF03341983

Sammlungen

PARS-Mitteilungen 2011

Komplettanzeige