Zeitschriftenartikel

A Scalable Hardware Algorithm for Demanding Timer Management in Network Systems

Dokumententyp

Text/Journal Article

Dateien

40731_2014_Article_BF03341985.pdf (463.61 KB)

Datum

2011

Autor:innen

Quelle

PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1

Verlag

Gesellschaft für Informatik e.V.

Zusammenfassung

K. Septinus1 , S. Dragone2 , M. Langner1 , H. Blume1 , and P. Pirsch1

Septinus, K.; Dragone, S.; Langner, M.; Blume, H.; Pirsch, P. (2011): A Scalable Hardware Algorithm for Demanding Timer Management in Network Systems. PARS: Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware: Vol. 28, No. 1. DOI: 10.1007/BF03341985. Gesellschaft für Informatik e.V.. PISSN: 0177-0454. pp. 58-67

Schlagwörter

Clock Cycle , External Memory , Time Entry , Memory Transfer , Heap Structure

DOI

10.1007/BF03341985

Sammlungen

PARS-Mitteilungen 2011

Komplettanzeige