On non-standard fault models for logic digital circuits
| dc.contributor.author | Polian, Ilia | |
| dc.contributor.editor | Wagner, Dorothea | |
| dc.date.accessioned | 2017-09-22T20:42:06Z | |
| dc.date.available | 2017-09-22T20:42:06Z | |
| dc.date.issued | 2004 | |
| dc.description.abstract | Konventionelle Testverfahren für integrierte Schaltungen sind zunehmend nicht mehr in der Lage, akzeptable Produktqualität zu gewährleisten. Ein möglicher Ausweg ist der Einsatz von verbesserten Modellen für Fertigungsdefekte (Nichtstandardfehlermodelle). Der erste Teil der Dissertation beschäftigt sich deshalb mit der Modellierung von so genannten Brückenfehlern, welche insbesondere partikelinduzierte Kurzschlüsse modellieren und daher näher an realistischen Defekten sind als die gewöhnlich betrachteten stuck-at-Fehler. Insbesondere die Berücksichtigung des Einflusses des Kurzschlusswiderstandes spiegelt die Gegebenheiten moderner Deep- Submicron-Technologien wider. Obwohl ein Kontinuum von Defekten unter Berücksichtigung nichttrivialer elektrischer Zusammenhänge modelliert wird, sind effiziente diskrete Simulationsalgorithmen möglich. Die einfachsten der vorgestellten Modelle wurden für den industriellen Einsatz optimiert; die Integration der komplexeren resistiven Modelle in die Werkzeuge eines führenden Entwurfsautomatisierungssoftware- Herstellers wird derzeit durchgeführt. Eine weitere zunehmend wichtige Defektklasse stellen die Verzögerungsdefekte dar, welche so genanntes Zweimustertesten erfordern. Der zweite Teil der Dissertation befasst sich mit Entwurfsmethoden, welche die Testbarkeit des Schaltkreises auf dynamische Defekte erhöhen. Ein Ansatz zur Festlegung mehrerer Prüfpfade und eine Selbsttestarchitektur werden vorgestellt. Zwei Anhänge beschreiben den Zusammenhang zwischen den Nichtstandardfehlermodellen und dem konventionellen stuck-at- Modell und ihren Einsatz in der formalen Verifikation. | de |
| dc.identifier.isbn | 978-3-88579-408-X | |
| dc.identifier.pissn | 1617-5468 | |
| dc.identifier.uri | https://dl.gi.de/handle/20.500.12116/4479 | |
| dc.language.iso | de | |
| dc.publisher | Gesellschaft für Informatik | |
| dc.relation.ispartof | Ausgezeichnete Informatikdissertationen 2003 | |
| dc.relation.ispartofseries | Lecture Notes in Informatics (LNI) - Dissertations, Volume D-4 | |
| dc.title | On non-standard fault models for logic digital circuits | de |
| gi.citation.endPage | 178 | |
| gi.citation.publisherPlace | Bonn | |
| gi.citation.startPage | 169 |
Dateien
Originalbündel
1 - 1 von 1