root.skip-to-content
Suchen
Entdecken
Statistiken
en
English
Anmelden
Mitgliedsnummer (ohne Präfix)
Passwort
Anmelden
Registrieren
Passwort vergessen?
Startseite Digitale Bibliothek
Fachbereiche
Technische Informatik (TI)
FERS-Mitteilungen
FERS-Mitteilungen 28(1) - 2010
A Fault-Tolerant Processor Architecture
Zeitschriftenartikel
A Fault-Tolerant Processor Architecture
CSV
RIS
BibTeX
Lade...
Volltext URI
Dokumententyp
Text/Journal Article
Dateien
40787_2014_Article_BF03345438.pdf
(111.61 KB)
Zusatzinformation
Datum
2010
Autor:innen
Bouajila, Abdelmajid
Sommer, Thomas
Zeppenfeld, Johannes
Stechele, Walter
Herkersdorf, Andreas
Zeitschriftentitel
ISSN der Zeitschrift
Bandtitel
Quelle
FERS-Mitteilungen: Vol. 28, No. 1
Verlag
Gesellschaft für Informatik e.V.
Zusammenfassung
Beschreibung
Vollständige Referenz
BibTeX
Bouajila, Abdelmajid; Sommer, Thomas; Zeppenfeld, Johannes; Stechele, Walter; Herkersdorf, Andreas (2010): A Fault-Tolerant Processor Architecture. FERS-Mitteilungen: Vol. 28, No. 1. DOI: 10.1007/BF03345438. Gesellschaft für Informatik e.V.. PISSN: 0724-5319. pp. 14-19
Schlagwörter
Register File
,
Fault Injection
,
Soft Error
,
RISC Processor
,
Superscalar Processor
Zitierform
DOI
10.1007/BF03345438
Tags
Sammlungen
FERS-Mitteilungen 28(1) - 2010
Komplettanzeige